Les infrastructures de communications, les équipements d’imagerie, les systèmes d’instrumentation industrielle, les produits d’électronique de défense et autres systèmes exigent que les étages de conversion de données aient des résolutions de plus en plus importantes et des fréquences d’échantillonnage toujours plus élevées. Les contraintes de mise en œuvre de l’interface parallèle et les limitations des liaisons LVDS en termes de débit binaire commencent à représenter des handicaps techniques pour les concepteurs. Face à ces nouvelles exigences, Analog Devices annonce sous la référence AD9250, le premier convertisseur A\/N à latence déterministe JESD204B de sous-classe 1 capable de traiter 250 Méch\/s. Cette fonctionnalité autorise la synchronisation précise de plusieurs voies de conversion de données par le biais d’une interface série.
\nLa mise en œuvre d’une interface série dans le convertisseur A\/N AD9250 permet d’atteindre un débit de 5 Gbits\/s sur une liaison à 1 ou 2 voies. Deux voies série sont utilisées pour supporter le débit total du convertisseur A\/N double à 250 Méch\/s, une seule voie permettant de prendre en charge les fréquences d’échantillonnage réduites.
\nLes fournisseurs de circuits logiques programmables (FPGA) ont incorporé des ports sérialiseur\/désérialiseur (SerDes) JESD204B dans leurs produits de nouvelle génération. Cette connectivité transparente d’un bout à l’autre de la chaîne du signal analogique simplifie la topologie des circuits imprimés, accélère la réalisation de prototypes et réduit les délais de mise sur le marché. " Ce produit phare annonce une nouvelle approche étroitement intégrée de la conception de la chaîne analogique dans les systèmes à base de circuits logiques programmables sur site ", a déclaré Kevin Kattmann, directeur de la ligne de produits Convertisseurs A\/N à haut débit d’Analog Devices. " Le convertisseur analogique\/numérique deux voies 14 bits AD9250 affiche des performances en traitement de signal large bande hors pair, tandis que son interface simplifiée élimine les obstacles à la conception pour les applications à base de FPGA de nouvelle génération dans les domaines des radios définies par logiciel et des ultrasons à usage médical. De nombreux concepteurs de systèmes peuvent ainsi relever le défi posé par les entrées\/sorties lors de la mise en œuvre de la chaîne du signal analogique de haute performance. "
\nL’interface série JESD204B du convertisseur AD9250 réduit de 28 à seulement 2 par circuit intégré le nombre de chemins de données de sortie différentielles à haut débit qui sont nécessaires. Sa fonction de latence déterministe de sous-classe 1 est répétable d’un cycle de mise sous tension à l’autre, et au fil de la resynchronisation des liaisons. Cette fonction est importante dans les domaines suivants : systèmes radio à diversité et instrumentation, récepteurs numériques multimodes tels que TD-SCDMA, WCDMA, LTE (notamment l’évolution 2R2T >8R8T), électronique radar et de défense, systèmes d’imagerie médicale, infrastructures câblées et radios logicielles d’usage général. <\/p>\n